新一代非挥发存储器STT- MRAM 的设计及应用

本书较全面地介绍了STT-MRAM 存储器的设计技术，既包含存储单元器件的特性、建模等内容又包含工艺实现、电路设计和可靠性研究等内容。
全书共9章，分别是绪论、STT-MRAM 存储器的工作原理及STT-MTJ器件模型的建立、STTMRAM存储器的制备工艺、STT-MRAM 存储器电路设计、STT-MRAM 存储器失效机制的分析及抗磁性研究、基于STT-MRAM 存储器的数据存储架构、STT-MRAM 存储器可靠性的研究、基于STT-MRAM 的ESD防护电路设计和基于STT-MRAM 的辐照加固流水线读写电路设计。
本书可供存储器研究人员、 集成电路产业界相关技术人员，以及国家和政府相关技术管理人员阅读；也可供微电子相关专业的师生教学使用。

无

第1章 绪论 1
1.1 背景与意义 1
1.2 MRAM 存储器工作原理及国内外研究现状 4
1.3 MRAM 的发展趋势 8
1.4 STT-MRAM 存在的问题 10

第2章 STT-MRAM存储器的工作原理及STT-MTJ器件模型的建立 13
2.1 STT-MRAM 存储器的工作原理 13
2.1.1 自旋隧穿效应 13
2.1.2 用于描述STT-MTJ 器件的LLG 方程 16
2.1.3 STT-MRAM 存储器的工作原理 16
2.2 STT-MTJ 器件的电路级仿真模型 17
2.2.1 STT-MTJ 器件模型概述 17
2.2.2 STT-MTJ 器件模型及其关键参数提取方法 19
2.2.3 高频应用时STT-MTJ 器件模型参数提取方法 22
2.3 本章小结 33
本章参考文献 33

第3章 STT-MRAM 存储器的制备工艺 36
3.1 STT-MTJ 结构制备 36
3.2 STT-MRAM 的等离子体刻蚀的理论基础 38
3.2.1 等离子体及其产生方式 38
3.2.2 等离子体刻蚀机理 39
3.2.3 等离子体刻蚀负载效应 41
3.3 MRAM 常规制备流程 43
3.3.1 MRAM 后端工艺介绍 43
3.3.2 刻蚀负载效应对MRAM 高密度集成的影响 45
3.4 高密度MRAM 刻蚀工艺优化方案设计 46
3.5 磁隧道结的结构优化设计 47
3.5.1 磁隧道结介质保护层的优化设计 48
3.5.2 磁隧道结金属缓冲层的优化设计 48
3.6 基于TCAD 的MRAM 刻蚀工艺的研究 49
3.6.1 TCAD 仿真工具介绍 49
3.6.2 基于TCAD 的MRAM 刻蚀工艺的仿真 50
3.6.3 MRAM 刻蚀工艺常规方案与优化方案的性能对比 56
3.7 MRAM 刻蚀速率与刻蚀终点预测方案的研究 58
3.7.1 离子角度与能量对MRAM 刻蚀速率的影响 58
3.7.2 高密度MRAM 刻蚀终点的研究 61
本章参考文献 65

第4章 STT-MRAM 存储器电路设计 68
4.1 STT-MRAM 的数据读取原理与电路的设计 68
4.2 STT-MRAM 新型读取传感电路的设计 72
4.2.1 动态参考单元的设计 73
4.2.2 位线钳位电压产生电路的设计 74
4.2.3 新型灵敏放大器的设计 76
4.2.4 电流输送机的设计 79
4.2.5 STT-MRAM 读取传感电路整体结构的设计 81
4.2.6 新型读取传感电路的仿真与版图设计 82
4.3 STT-MRAM 存储器新型写入电路的设计 86
4.3.1 STT-MRAM 读写电路国内外的研究现状 86
4.3.2 新型STT-MRAM 写入结构的设计 87
4.3.3 无读取验证的写操作电路的设计 88
4.3.4 STT-MRAM 写操作验证电路的设计 88
4.3.5 STT-MRAM 写驱动电路及低写入电压的设计 90
4.3.6 STT-MRAM 新型写入电路的整体结构与驱动信号的逻辑设计 92
4.3.7 STT-MRAM 新型写入电路的仿真与版图设计 93
4.3.8 STT-MRAM 新型读写电路的联合仿真 96
4.4 STT-MRAM 新型读写电路的电源管理模块的设计 97
4.4.1 带隙基准电路的设计 97
4.4.2 LDO 电路的设计 102
4.4.3 电平移位电路的设计 104
4.4.4 整体电源模块的实现 108
4.5 本章小结 109
本章参考文献 110

第5章 STT-MRAM 存储器失效机制的分析及抗磁性研究 113
5.1 铁磁层磁矢翻转模型 113
5.1.1 读取干扰机制 115
5.1.2 留置失效机制 116
5.1.3 写入失效机制 117
5.1.4 不可逆损坏 118
5.2 STT-MRAM 抗磁性研究 118
5.2.1 引言 118
5.2.2 外磁场下STT-MTJ 器件状态翻转机制研究 119
5.2.3 不同工作状态下STT-MTJ 器件的抗磁性研究 122
5.3 STT-MTJ 器件的抗磁性影响参数研究 125
5.3.1 STT-MTJ 器件结构及其阵列模型 125
5.3.2 STT-MTJ 器件尺寸参数的影响 125
5.4 STT-MRAM 抗磁性增强设计 128
5.4.1 STT-MRAM 磁屏蔽封装结构设计 128
5.4.2 磁屏蔽防护效率及磁场分布 130
5.5 本章小结 131
本章参考文献 131

第6章 基于STT-MRAM 存储器的数据存储架构 138
6.1 SRAM 与STT-MRAM 存储架构的仿真与性能对比 138
6.1.1 数据存储单元发展背景 138
6.1.2 基于SRAM 与STT-MRAM 的存储系统性能比较 139
6.2 基于STT-MRAM 的存储架构的优化方案 141
6.3 CPU 中的缓存体系 144
6.3.1 层次化存储器分级 144
6.3.2 CPU 存储器架构 145
6.4 MRAM 层次化缓存架构设计 147
6.4.1 CMOS 缓存的现状 147
6.4.2 基于MRAM 的CPU 缓存架构 148
6.5 仿真系统的建立 150
6.5.1 GEM5 的设置 151
6.5.2 SPEC CPU 2006 的设置 151
6.5.3 输出文档 152
6.6 MRAM 层次化缓存架构仿真结果与讨论 153
6.6.1 功耗对比 153
6.6.2 性能对比 156
6.7 本章小结 157
本章参考文献 157

第7章 STT-MRAM 存储器可靠性的研究 158
7.1 提高STT-MRAM 可靠性研究 158
7.2 MTJ 器件的自热效应 159
7.3 STT-MTJ 器件的韦布尔分布模型 161
7.4 STT-MTJ 器件的经时介质击穿模型 162
7.5 提高STT-MRAM 可靠性写入电路设计 163
7.6 STT-MRAM 纠错机制 164
7.6.1 纠错码（ECC）原理简介 164
7.6.2 STT-MRAM 的常见错误类型 166
7.6.3 基于不对称错误模型的加权纠错算法 168
7.7 本章小结 171
本章参考文献 171

第8章 基于STT-MRAM 的ESD 防护电路设计 175
8.1 引言 175
8.2 静电放电电流的理论研究及仿真方法 175
8.3 ESD 事件模型 178
8.3.1 HBM 电路模型及频谱分布 179
8.3.2 MM 电路模型及频谱分布 179
8.3.3 CDM 电路模型及频谱分布 180
8.4 STT-MRAM 的ESD 防护电路的设计 181
8.4.1 ESD 器件的防护机制及仿真方法 181
8.4.2 STT-MRAM 的ESD 防护器件及电路的设计 182
8.4.3 ESD 防护电路仿真结果 184
8.4.4 ESD 事件的影响因素及其对可靠性的影响 189
8.5 本章小结 191
本章参考文献 192

第9章 基于STT-MRAM 的辐照加固流水线读写电路设计 193
9.1 引言 193
9.2 STT-MRAM 流水线读写电路设计 193
9.2.1 STT-MTJ 存储单元的设计 193
9.2.2 STT-MRAM 读取电路设计 195
9.2.3 STT-MRAM 写入电路设计 195
9.2.4 STT-MRAM 流水线结构设计 199
9.3 STT-MRAM 的辐照加固设计 200
9.3.1 辐照效应及辐照电流模型 200
9.3.2 三模冗余辐照加固结构设计 201
9.3.3 DICE 抗辐照触发器结构设计 202
9.4 基于STT-MRAM 辐照加固的流水线EWT 电路设计 202
9.4.1 STT-MRAM 抗辐照流水线EWT 读写电路结构 203
9.4.2 STT-MRAM 抗辐照流水线EWT 读写电路仿真结果 204
9.5 基于STT-MRAM 辐照加固的多比特流水线读写电路设计 207
9.5.1 4-bit 抗辐照的移位寄存器设计 207
9.5.2 STT-MRAM 抗辐照多比特流水线读写电路结构 208
9.5.3 STT-MRAM 抗辐照多比特流水线读写电路仿真结果 209
9.6 本章小结 214
本章参考文献 214