构建高速SOC：基于FPGA的复杂片上系统设计、开发和调试

随着集成ARM MCU的FPGA成为开发利器，业界却一直缺乏系统的实战指南。本书精准填补了这一空白，不仅全面解析高速SoC与FPGA设计基础，更以Xilinx Zynq平台为例，手把手带领读者完成从硬件架构、软件设计到软硬件集成的完整流程。书中涵盖安全、DSP、视觉处理等高级主题，并配有实战视频与代码，是工程师迈向高水平SoC开发的必备参考。

本书从介绍FPGA SoC技术基础及其相关开发设计工具开始，讲解如何构建SoC硬件和软件——从架构定义到在演示板或虚拟平台上进行测试。全书分为三部分，共14章。第一部分（第1~5章）介绍了高速SoC和FPGA设计的主要特点、设计工具、互连与接口，便于读者总体了解高速Soc和FPGA平台；第二部分（第6~9章）对高速SoC设计的主要内容、硬件设计流程、软件设计流程以及软硬件集成方法进行了详细介绍，便于读者掌握高速SoC和FPGA软硬件设计的相关方法；第三部分（第10~14章）详细说明了使用FPGA构建复杂SoC硬件、使用嵌入式操作系统流程构建复杂软件的主要方法，对安全性问题、视频图像和DSP处理原理以及通信和控制系统实现等高级主题进行阐述。

穆尼尔·马雷夫（Mounir Maaref）<br />微电子领域资深SoC架构师，拥有超过20年的深厚经验，在业内备受认可。他涉足的专业领域广泛，涵盖FPGA、ASIC、嵌入式处理、网络、数据存储、卫星通信、蓝牙和WiFi连接，热衷于钻研软件和硬件相关的尖端技术，主要关注系统架构设计、硬件和软件交互、性能分析和建模，发表了多份应用笔记和白皮书，还常在全球知名科技会议上发表演讲。

目　　录<br />译者序<br />前　言<br />本书贡献者<br />第一部分　高速SoC和FPGA设计基础及主要特点<br />第1章　FPGA器件和SoC介绍　　2<br />1.1　Xilinx FPGA器件概述　　2<br />1.1.1　历史概述　　3<br />1.1.2　FPGA器件及其对垂直市场的<br />渗透　　4<br />1.1.3　Xilinx FPGA器件系列概述　　4<br />1.1.4　Xilinx FPGA器件特性概述　　5<br />1.2　Xilinx SoC概述及其历史　　7<br />1.3　Xilinx Zynq-7000 SoC系列硬件<br />特性　　10<br />1.3.1　Zynq-7000 SoC APU　　10<br />1.3.2　Zynq-7000 SoC存储控制器　　12<br />1.3.3　Zynq-7000 I/O外设块　　14<br />1.3.4　Zynq-7000 SoC互连　　14<br />1.4　Xilinx Zynq UltraScale + MPSoC系列概述　　15<br />1.4.1　Zynq UltraScale + MPSoC <br />APU　　15<br />1.4.2　Zynq UltraScale + MPSoC <br />RPU　　17<br />1.4.3　Zynq UltraScale + MPSoC <br />GPU　　17<br />1.4.4　Zynq UltraScale + MPSoC <br />VCU　　17<br />1.4.5　Zynq UltraScale + MPSoC <br />PMU　　17<br />1.4.6　Zynq UltraScale + MPSoC DMA通道　　17<br />1.4.7　Zynq UltraScale + MPSoC存储器接口　　18<br />1.4.8　Zynq-UltraScale + MPSoC <br />I/O　　18<br />1.4.9　Zynq UltraScale + MPSoC <br />IOP块　　19<br />1.4.10　Zynq-UltraScale + MPSoC<br />互连　　19<br />1.5　ASIC技术中的SoC　　19<br />1.6　本章小结　　22<br />1.7　问题　　22<br />第2章　FPGA器件和SoC设计<br />工具　　23<br />2.1　技术要求　　23<br />2.2　FPGA硬件设计流程和工具概述　　23<br />2.2.1　FPGA硬件设计流程　　23<br />2.2.2　FPGA硬件设计工具　　27<br />2.3　FPGA SoC硬件设计工具　　28<br />2.4　FPGA和SoC硬件验证流程及相关工具　　32<br />2.5　FPGA SoC软件设计流程及相关<br />工具　　34<br />2.5.1　Vitis IDE嵌入式软件设计流程概述　　35<br />2.5.2　Vitis IDE嵌入式软件设计<br />术语　　36<br />2.5.3　Vitis IDE嵌入式软件设计<br />步骤　　36<br />2.6　本章小结　　37<br />2.7　问题　　37<br />第3章　基本和高级片上总线和<br />互连　　38<br />3.1　片上总线和互连概述　　38<br />3.1.1　片上总线概述　　39<br />3.1.2　片上互连　　39<br />3.2　ARM AMBA互连协议套件　　40<br />3.2.1　ARM AMBA标准历史概述　　41<br />3.2.2　APB总线协议概述　　42<br />3.2.3　AXI总线协议概述　　46<br />3.2.4　AXI流总线协议概述　　51<br />3.2.5　ACE总线协议概述　　55<br />3.3　OCP互连协议　　60<br />3.3.1　OCP协议概述　　61<br />3.3.2　OCP总线特性　　61<br />3.3.3　OCP总线接口信号　　61<br />3.3.4　OCP总线支持的事务　　62<br />3.4　DMA引擎和数据移动　　63<br />3.4.1　IP集成DMA引擎概述　　63<br />3.4.2　IP集成DMA引擎的拓扑结构和操作　　64<br />3.4.3　中央DMA引擎概述　　65<br />3.4.4　中央DMA引擎的拓扑结构和操作　　66<br />3.5　数据共享和一致性方面的挑战　　66<br />3.5.1　数据访问原子性　　67<br />3.5.2　高速缓存一致性概述　　67<br />3.6　本章小结　　70<br />3.7　问题　　71<br />第4章　使用总线和互连器连接高速器件　　72<br />4.1　传统片外互连概述　　72<br />4.1.1　SPI概述　　73<br />4.1.2　Zynq-7000 SoC SPI控制器<br />概述　　73<br />4.1.3　I2C概述　　74<br />4.1.4　Zynq-7000 SoC I2C控制器<br />概述　　75<br />4.2　PCIe互连简介　　76<br />4.2.1　PCIe互连的历史回顾　　76<br />4.2.2　PCIe互连系统拓扑　　77<br />4.2.3　PCIe协议层　　80<br />4.2.4　PCIe控制器示例　　85<br />4.2.5　使用DMA的PCIe子系统数据交换协议示例　　86<br />4.2.6　PCIe系统性能注意事项　　88<br />4.3　以太网互连　　89<br />4.3.1　以太网速度的历史发展　　89<br />4.3.2　以太网协议概述　　90<br />4.3.3　Zynq-7000 SoC的以太网接口<br />概述　　91<br />4.4　Gen-Z协议简介　　92<br />4.4.1　Gen-Z协议架构特征　　92<br />4.4.2　SoC设计与Gen-Z结构　　93<br />4.5　CCIX协议与片外数据一致性　　94<br />4.6　本章小结　　96<br />4.7　问题　　97<br />第5章　基本和高级SoC接口　　98<br />5.1　按功能定义接口　　98<br />5.1.1　SoC接口特性　　100<br />5.1.2　SoC接口量化考虑　　101<br />5.2　处理器缓存基础知识　　102<br />5.3　处理器MMU基础　　106<br />5.4　存储器和存储接口拓扑　　108<br />5.4.1　DDR存储器控制器　　108<br />5.4.2　静态存储器控制器　　113<br />5.4.3　片上存储器控制器　　113<br />5.5　本章小结　　115<br />5.6　问题　　115<br />第二部分<br />FPGA中的高速SoC设计与实现<br />第6章　高速SoC设计的主要<br />内容　　118<br />6.1　SoC架构探索阶段　　118<br />6.1.1　SoC PS处理器块特性　　120<br />6.1.2　存储器和存储接口　　120<br />6.1.3　通信接口　　121<br />6.1.4　PS块专用硬件功能　　121<br />6.1.5　FPGA SoC器件通用特性　　122<br />6.2　SoC软硬件划分　　123<br />6.3　软硬件接口和通信　　129<br />6.4　半软算法简介　　133<br />6.4.1　半软算法在基于Zynq的SoC中的应用　　133<br />6.4.2　使用系统级替代解决方案　　133<br />6.4.3　OpenCL简介　　134<br />6.4.4　探索FPGA部分重新配置作为替代方法　　134<br />6.5　早期SoC架构建模与黄金模型　　134<br />6.5.1　基于Accellera SystemC和TLM2.0的系统建模　　135<br />6.5.2　基于Synopsys Platform <br />Architect的系统建模　　135<br />6.5.3　基于gem5框架的系统建模　　136<br />6.5.4　基于QEMU框架和SystemC/TLM2.0的系统建模　　136<br />6.6　本章小结　　137<br />6.7　问题　　138<br />第7章　FPGA SoC硬件设计与验证流程　　139<br />7.1　技术要求　　139<br />7.2　在Linux VM上安装Vivado<br />工具　　139<br />7.2.1　安装Oracle VirtualBox和Ubuntu Linux VM　　140<br />7.2.2　在Ubuntu Linux VM上安装Vivado　　144<br />7.3　开发SoC硬件微架构　　145<br />7.4　FPGA SoC硬件子系统的设计<br />捕获　　149<br /><br />7.4.1　为ETS SoC创建Vivado<br />项目　　150<br />7.4.2　为ETS SoC配置PS块　　153<br />7.4.3　在ETS SoC的PL块中添加和配置所需的IP　　157<br />7.5　了解设计约束和PPA　　165<br />7.5.1　什么是PPA　　165<br />7.5.2　综合工具参数对PPA的<br />影响　　166<br />7.5.3　设定ETS SoC设计的综合<br />选项　　167<br />7.5.4　实现工具参数对PPA的<br />影响　　168<br />7.5.5　设定ETS SoC设计的实现<br />选项　　169<br />7.5.6　设定ETS SoC设计的实现<br />约束　　169<br />7.5.7　在FPGA顶层设计中集成SoC硬件子系统　　170<br />7.6　用RTL仿真验证FPGA SoC<br />设计　　171<br />7.6.1　自定义ETS SoC设计验证测试平台　　171<br />7.6.2　基于测试平台的ETS SoC设计的硬件验证　　173<br />7.7　实现FPGA SoC设计及生成FPGA硬件映像　　174<br />7.7.1　ETS SoC设计与实现　　174<br />7.7.2　ETS SoC设计FPGA比特流<br />生成　　174<br />7.8　本章小结　　175<br />7.9　问题　　175<br />第8章　FPGA SoC软件设计<br />流程　　177<br />8.1　技术要求　　177<br />8.2　SoC软件设计流程的主要步骤　　177<br />8.2.1　在Vivado IDE中生成ETS SoC XSA存档文件　　178<br />8.2.2　在Vitis IDE中设置ETS SoC<br />软件项目　　180<br />8.2.3　在Vitis IDE中设置ETS SoC MicroBlaze软件项目　　183<br />8.2.4　在Vitis IDE中设置ETS SoC PS Cortex-A9软件项目　　185<br />8.3　设置软件项目的BSP、引导软件、驱动程序和库　　189<br />8.3.1　设置ETS SoC MicroBlaze PP<br />应用程序项目的BSP　　189<br />8.3.2　设置ETS SoC Cortex-A9 core0应用程序项目的BSP　　191<br />8.3.3　设置ETS SoC引导应用程序<br />项目的BSP　　195<br />8.4　定义ETS SoC处理器的分布式软件微架构　　196<br />8.4.1　ETS SoC硬件微架构简析　　197<br />8.4.2　ETS SoC Cortex-A9和MicroBlaze IPC数据交换机制综述　　198<br />8.4.3　ETMP概述　　200<br />8.4.4　ETS SoC系统地址映射　　201<br />8.4.5　以太网MAC及其DMA引擎<br />软件控制机制　　203<br />8.4.6　AXI INTC软件控制机制　　205<br />8.4.7　定量分析与系统性能评估　　205<br />8.4.8　ETS SoC Cortex-A9软件微<br />架构　　206<br />8.4.9　ETS SoC MicroBlaze PP软件微架构　　207<br />8.5　构建用户软件应用程序以初始化和测试SoC硬件　　208<br />8.5.1　为ETS SoC项目指定链接器<br />脚本　　209<br />8.5.2　为Cortex-A9设置编译器选项<br />并构建可执行文件　　210<br />8.6　本章小结　　212<br />8.7　问题　　213<br />第9章　SoC设计的软硬件集成　　214<br />9.1　技术要求　　214<br />9.2　连接到FPGA SoC板并配置<br />FPGA　　215<br />9.3　嵌入式软件运行仿真平台　　218<br />9.4　在ETS SoC项目的Vitis IDE中使用QEMU　　218<br />9.5　利用仿真平台调试SoC测试<br />软件　　221<br />9.6　使用Vitis IDE进行嵌入式软件<br />分析　　225<br />9.7　本章小结　　225<br />9.8　问题　　226<br />第三部分　先进高速FPGA SoC的实现与集成<br />第10章　用FPGA构建复杂SoC硬件　　228<br />10.1　技术要求　　228<br />10.2　利用Vivado IDE构建复杂的SoC子系统　　228<br />10.3　系统性能分析与系统定量研究　　232<br />10.4　解决系统一致性问题并使用Cortex-A9 ACP端口　　235<br />10.4.1　Zynq-7000 SoC FPGA中Cortex-A9 CPU的ACP<br />概述　　236<br />10.4.2　在ETS SoC设计中使用ACP接口的意义　　236<br />10.5　本章小结　　239<br />10.6　问题　　239<br />第11章　基于FPGA的SoC安全性问题的解决之道　　240<br />11.1　FPGA SoC硬件安全特性　　240<br />11.2　ARM CPU及其硬件安全范式　　244<br />11.3　软件安全性及其集成硬件可用特性的方式　　247<br />11.4　构建基于FPGA的安全SoC　　248<br />11.5　本章小结　　249<br />11.6　问题　　250<br />第12章　用嵌入式操作系统流程构建复杂软件　　251<br />12.1　技术要求　　251<br />12.2　基于Xilinx FPGA的SoC嵌入式<br />操作系统软件设计流程　　251<br />12.3　为FreeRTOS自定义和生成BSP<br />与bootloader　　257<br />12.4　构建用户应用程序并在目标操作<br />系统上运行　　259<br /><br />12.5　本章小结　　262<br />12.6　问题　　262<br />第13章　FPGA和SoC中的视频、图像和DSP处理原理　　263<br />13.1　基于FPGA的DSP技术　　263<br />13.1.1　Zynq-7000 SoC FPGA Cortex-A9处理器集群的DSP功能　　264<br />13.1.2　Zynq-7000 SoC FPGA的逻辑资源及DSP改进　　265<br />13.1.3　Zynq-7000 SoC FPGA的DSP切片　　266<br />13.2　SoC中的DSP与硬件加速机制　　267<br />13.3　FPGA器件和SoC中视频与图像<br />处理的实现　　268<br />13.3.1　Xilinx AXI视频DMA引擎　　268<br />13.3.2　视频处理系统通用架构　　269<br />13.3.3　基于SoC的FPGA在视频边缘检测中的应用　　270<br />13.3.4　基于SoC的FPGA在机器视觉中的应用　　270<br />13.4　本章小结　　271<br />13.5　问题　　272<br />第14章　FPGA和SoC中通信与<br />控制系统的实现　　273<br />14.1　通信协议层　　273<br />14.1.1　OSI模型分层概述　　273<br />14.1.2　通信协议拓扑　　275<br />14.1.3　通信协议示例及OSI模型<br />映射　　276<br />14.2　基于FPGA的SoC的通信协议层<br />的映射　　277<br />14.3　控制系统概述　　278<br />14.4　基于FPGA的SoC的控制系统<br />硬件和软件映射　　280<br />14.5　本章小结　　281<br />14.6　问题　　281<br />