数字滤波器的MATLAB与FPGA实现（第3版）

本书以Xilinx公司的Artix-7系列FPGA器件为开发平台，以MATLAB及Verilog HDL语言为开发工具，详细阐述数字滤波器的FPGA实现原理、结构、方法及仿真测试过程，并通过大量工程实例分析使用FPGA实现滤波器的具体技术细节，主要包括FIR滤波器、IIR滤波器、多速率滤波器、自适应滤波器、变换域滤波器、DPSK调制解调等内容。本书思路清晰、语言流畅、分析透彻，在简明阐述设计原理的基础上，主要追求对工程实践的指导性，力求使读者在较短的时间内掌握数字滤波器的FPGA设计知识和技能。编著者精心设计了与本书配套的FPGA数字信号处理开发板，详细讲解了工程实例的板载测试步骤及方法，形成了从理论到实践的完整学习过程，可以有效加深读者对数字滤波器技术的理解，提高学习效率。本书的配套资源包含完整的MATLAB及Verilog HDL实例工程代码。读者可以关注编著者的微信公众号“杜勇FPGA”下载程序资料及开发环境，关注B站UP主“杜勇FPGA”观看教学视频。

目 录
第1章 数字滤波器及FPGA概述 1
1.1 滤波器概述 1
1.1.1 滤波器简介 1
1.1.2 数字滤波器的分类 3
1.1.3 滤波器的特征参数 4
1.2 FPGA基本知识 5
1.2.1 FPGA的基本概念及发展历程 5
1.2.2 FPGA的结构和工作原理 7
1.2.3 IP核的概念 12
1.3 FPGA在数字信号处理中的应用 13
1.4 AMD系列器件简介 14
1.4.1 AMD系列器件概览 14
1.4.2 7系列FPGA芯片简介 16
1.5 FPGA信号处理板CXD720 17
1.6 小结 19
第2章 设计语言及环境介绍 20
2.1 Verilog HDL语言简介 20
2.1.1 HDL语言 20
2.1.2 Verilog HDL语言 21
2.1.3 本书中的Verilog HDL代码设计原则 24
2.2 FPGA设计流程 24
2.3 Vivado软件开发步骤 27
2.3.1 流水灯电路功能 27
2.3.2 流水灯电路设计输入与实现 28
2.3.3 程序下载 32
2.4 MATLAB软件简介 33
2.5 MATLAB的常用信号处理函数 36
2.5.1 常用的信号产生函数 36
2.5.2 常用的信号分析函数 38
2.5.3 滤波器设计分析工具FDATOOL 43
2.6 MATLAB与Vivado的联合应用 44
2.7 小结 45
第3章 FPGA实现数字信号处理基础 46
3.1 数的表示 46
3.1.1 莱布尼茨与二进制 46
3.1.2 定点数表示法 47
3.1.3 浮点数表示法 49
3.2 FPGA中数的运算 52
3.2.1 加/减法运算 52
3.2.2 乘法运算 55
3.2.3 除法运算 56
3.2.4 有效数据位的计算 56
3.3 有限字长效应 59
3.3.1 字长效应的产生因素 59
3.3.2 A/D转换的字长效应 60
3.3.3 数字滤波器系数的字长效应 61
3.3.4 滤波器运算中的字长效应 62
3.4 小结 63
第4章 FIR滤波器原理及Verilog HDL设计 64
4.1 FIR滤波器的理论基础 64
4.1.1 线性时不变系统 64
4.1.2 FIR滤波器的原理 66
4.1.3 FIR滤波器的特性 67
4.1.4 FIR滤波器的结构形式 71
4.2 FIR滤波器的设计方法 74
4.2.1 窗函数法 74
4.2.2 频率取样法 76
4.2.3 等纹波切比雪夫逼近法 77
4.3 FIR滤波器的MATLAB设计 78
4.3.1 采用fir1函数设计 78
4.3.2 采用kaiserord函数设计 83
4.3.3 采用fir2函数设计 84
4.3.4 采用firpm函数设计 85
4.4 FIR滤波器的系数量化方法 88
4.4.1 常规的FIR滤波器系数量化原理 88
4.4.2 滤波器系数量化前后的性能对比 89
4.4.3 采用FDATOOL设计滤波器 90
4.5 并行结构FIR滤波器的Verilog HDL设计 92
4.5.1 并行结构FIR滤波器原理 92
4.5.2 并行结构FIR滤波器的Verilog HDL设计 93
4.5.3 乘法器IP核的应用 96
4.5.4 测试数据模块设计及DDS核的应用 97
4.5.5 并行结构FIR滤波器的仿真测试 99
4.6 串行结构FIR滤波器的Verilog HDL设计 102
4.6.1 串行结构FIR滤波器原理 102
4.6.2 串行结构FIR滤波器的Verilog HDL设计 102
4.6.3 串行结构FIR滤波器的仿真测试 106
4.6.4 串行结构FIR滤波器的运算时序 107
4.7 FIR滤波器的板载测试 108
4.7.1 硬件接口电路 108
4.7.2 板载测试程序 109
4.7.3 板载测试验证 113
4.8 小结 114
第5章 FIR滤波器IP核设计 115
5.1 FIR核设计并行结构滤波器 115
5.1.1 新建FIR核并完成参数设置 115
5.1.2 并行结构FIR核滤波器仿真 118
5.2 FIR核设计串行结构滤波器 119
5.2.1 改进的滤波器系数量化方法 119
5.2.2 MATLAB设计滤波器系数文件 120
5.2.3 串行结构FIR核滤波器设计 121
5.3 FIR核设计滤波器的板载测试 124
5.3.1 硬件接口电路及板载测试程序 124
5.3.2 板载测试验证 125
5.4 FIR核的系数重载设计 126
5.4.1 FIR核的系数重载方法 126
5.4.2 系数可重载的FIR滤波器设计 129
5.5 系数可重载FIR滤波器的板载测试 132
5.5.1 硬件接口电路及板载测试程序 132
5.5.2 板载测试验证 133
5.6 小结 134
第6章 IIR滤波器设计 135
6.1 IIR滤波器的理论基础 135
6.1.1 IIR滤波器的原理及特性 135
6.1.2 IIR滤波器的结构形式 136
6.1.3 IIR滤波器与FIR滤波器的比较 138
6.2 IIR滤波器的设计方法 139
6.2.1 几种典型的模拟滤波器 139
6.2.2 原型转换设计方法 142
6.2.3 直接设计方法 143
6.3 IIR滤波器的MATLAB设计 144
6.3.1 采用butter函数设计 144
6.3.2 采用cheby1函数设计 144
6.3.3 采用cheby2函数设计 145
6.3.4 采用ellip函数设计 145
6.3.5 采用yulewalk函数设计 146
6.3.6 几种设计函数的比较 147
6.3.7 采用FDATOOL设计 149
6.4 IIR滤波器的系数量化方法 150
6.4.1 量化直接型IIR滤波器系数 150
6.4.2 IIR滤波器系数的字长效应 151
6.5 直接型IIR滤波器设计 154
6.5.1 直接型IIR滤波器的实现方法 154
6.5.2 零点系数的Verilog HDL设计 156
6.5.3 极点系数的Verilog HDL设计 157
6.5.4 顶层文件的设计 159
6.5.5 直接型IIR滤波器仿真测试 161
6.5.6 直接型IIR滤波器的改进设计 163
6.6 直接型IIR滤波器板载测试 163
6.6.1 硬件接口电路及板载测试程序 163
6.6.2 板载测试验证 164
6.7 级联型IIR滤波器系数量化设计 166
6.7.1 将IIR滤波器转换成级联型结构 166
6.7.2 对级联型IIR滤波器系数进行量化 167
6.8 级联型IIR滤波器设计及仿真 168
6.8.1 级联型IIR滤波器设计 168
6.8.2 级联型IIR滤波器仿真测试 172
6.9 小结 173
第7章 多速率信号处理原理及CIC滤波器设计 174
7.1 多速率信号处理基础知识 174
7.1.1 多速率信号处理的概念及作用 174
7.1.2 多速率信号处理的一般步骤 175
7.1.3 软件无线电中的多速率信号处理 176
7.2 抽取与内插处理 177
7.2.1 整数倍抽取 177
7.2.2 整数倍内插 179
7.2.3 比值为有理数的抽样频率转换 181
7.3 CIC滤波器原理及应用条件 181
7.3.1 多级CIC滤波器原理及仿真 181
7.3.2 单级CIC滤波器原理及仿真 182
7.3.3 CIC滤波器的应用条件分析 184
7.4 单级CIC滤波器的Verilog HDL设计及测试 185
7.4.1 单级CIC滤波器的Verilog HDL设计 185
7.4.2 单级CIC滤波器的仿真测试 186
7.5 多级CIC滤波器的Verilog HDL设计及测试 188
7.5.1 多级CIC滤波器结构分析 188
7.5.2 多级CIC滤波器设计中数据位宽的讨论 189
7.5.3 多级CIC滤波器的Verilog HDL设计 190
7.5.4 多级CIC滤波器的仿真测试 193
7.6 CIC滤波器IP核的使用 195
7.6.1 CIC滤波器IP核简介 195
7.6.2 IP核设计多级CIC抽取滤波器及仿真测试 197
7.7 CIC滤波器的板载测试 198
7.7.1 硬件接口电路及板载测试程序 198
7.7.2 板载测试验证 199
7.8 小结 200
第8章 半带滤波器设计 202
8.1 FIR半带滤波器原理及MATLAB设计 202
8.1.1 半带滤波器的原理 202
8.1.2 半带滤波器的MATLAB设计 203
8.2 单级半带滤波器的Verilog HDL设计及仿真 205
8.2.1 单级半带滤波器系数的设计 205
8.2.2 半带滤波器IP核的创建 206
8.2.3 半带滤波器的仿真测试 208
8.3 多级半带滤波器MATLAB设计 210
8.3.1 各级半带滤波器的总体技术要求 210
8.3.2 允许过渡带有混叠的设计 210
8.3.3 不允许过渡带有混叠的设计 211
8.4 多级半带滤波器的FPGA设计 212
8.4.1 多级半带滤波器的性能指标设计 212
8.4.2 多级抽取系统的Verilog HDL设计 215
8.4.3 多级抽取系统的测试仿真 217
8.5 多级半带滤波器的板载测试 219
8.5.1 硬件接口电路及板载测试程序 219
8.5.2 板载测试验证 220
8.6 小结 221
第9章 自适应滤波器原理及Verilog HDL设计 222
9.1 自适应滤波器简介 222
9.1.1 自适应滤波器的概念 222
9.1.2 自适应滤波器的应用 223
9.2 自适应算法的一般原理 225
9.2.1 常用误差准则 226
9.2.2 维纳-霍夫方程 227
9.3 LMS算法原理及实现结构 227
9.3.1 LMS算法的原理 227
9.3.2 LMS算法的实现结构 228
9.3.3 LMS算法的字长效应 229
9.3.4 符号LMS算法原理 230
9.4 LMS算法的MATLAB仿真 231
9.4.1 蒙特-卡罗仿真方法 231
9.4.2 LMS算法仿真模型 232
9.4.3 LMS算法仿真 232
9.5 自适应线性滤波器原理及仿真 235
9.5.1 自适应线性滤波器原理 235
9.5.2 利用线性滤波器实现通道失配校正 236
9.5.3 校正算法的MATLAB仿真 237
9.6 通道失配校正算法的Verilog HDL设计 239
9.6.1 确定运算字长及数据截位方法 239
9.6.2 计算时钟频率并分配各步骤所需时钟周期 241
9.6.3 算法的Verilog HDL实现 241
9.6.4 FPGA实现后的仿真测试 245
9.6.5 关于通道失配校正算法数据范围的讨论 247
9.7 通道失配校正算法的板载测试 247
9.7.1 硬件接口电路 247
9.7.2 板载测试程序 248
9.7.3 板载测试验证 250
9.8 小结 252
第10章 自适应天线阵及陷波器Verilog HDL设计 253
10.1 自适应天线阵的原理 253
10.2 自适应天线阵的MATLAB仿真 255
10.3 自适应天线阵的FPGA实现 260
10.3.1 自适应天线阵的Verilog HDL设计 260
10.3.2 FPGA实现后的仿真测试 264
10.4 自适应陷波器原理 267
10.5 自适应陷波器的MATLAB仿真 268
10.6 自适应陷波器的FPGA实现 270
10.6.1 自适应陷波器的Verilog HDL设计 270
10.6.2 FPGA实现后的仿真测试 273
10.7 自适应陷波器的板载测试 274
10.7.1 硬件接口电路 274
10.7.2 板载测试程序 275
10.7.3 板载测试验证 277
10.8 小结 278
第11章 变换域滤波器Verilog HDL设计 279
11.1 变换域滤波器简介 279
11.2 离散傅里叶变换简介 280
11.2.1 离散傅里叶变换原理 280
11.2.2 栅栏效应与频率分辨率选择方法 281
11.3 快速傅里叶变换原理及仿真 283
11.3.1 FFT算法的基本思想 283
11.3.2 FFT算法的MATLAB仿真 284
11.4 频域滤波器的原理及MATLAB仿真 285
11.4.1 抗窄带干扰滤波器的原理 285
11.4.2 检测门限的选取 286
11.4.3 频域滤波器的MATLAB仿真 287
11.5 频域滤波器FPGA实现 290
11.5.1 频域滤波器的高效结构设计 290
11.5.2 简易频域滤波器原理及仿真 292
11.5.3 FFT核设置方法 295
11.5.4 频域滤波器的顶层文件Verilog HDL设计 297
11.5.5 FFT基本接口时序仿真分析 298
11.5.6 IFFT基本接口时序仿真分析 299
11.5.7 频域滤波模块Verilog HDL设计 301
11.5.8 FPGA实现后的仿真测试 303
11.6 频域滤波器的板载测试 304
11.6.1 硬件接口电路 304
11.6.2 板载测试程序 305
11.6.3 板载测试验证 307
11.7 小结 308
第12章 DPSK解调系统Verilog HDL设计 309
12.1 数字接收机的一般原理 309
12.1.1 通用数字接收机处理平台 309
12.1.2 基本调制/解调技术 310
12.1.3 改进的数字调制解调技术 312
12.2 DPSK调制/解调原理 313
12.2.1 DPSK调制原理及信号特征 313
12.2.2 DPSK的MATLAB仿真 315
12.2.3 DPSK解调原理 318
12.3 DPSK解调参数设计 320
12.3.1 数字下变频器的设计 320
12.3.2 低通滤波器参数的设计 321
12.3.3 数字鉴相器的设计 323
12.3.4 环路滤波器的设计 323
12.3.5 载波同步环设计的一般步骤 325
12.4 DPSK解调电路的Verilog HDL设计 327
12.4.1 顶层模块的Verilog HDL设计 327
12.4.2 鉴相器及环路滤波器的Verilog HDL设计 329
12.4.3 DPSK解调电路的仿真测试 331
12.5 DPSK解调电路的板载测试 333
12.5.1 硬件接口电路 333
12.5.2 板载测试程序 334
12.5.3 板载测试验证 336
12.6 小结 337
参考文献 338